卒業論文

論文誌/雑誌

• Tomoaki Ukezono and Yui Koyanagi, A Light-weight Random Number Generation for Tamper-resistant AES Circuit, International Journal of Networking and Computing, Vol. 14, No. 2, pp.108--122, July 2024. [Open access]

査読付会議録

• Soma Kato, Yui Koyanagi, and Tomoaki Ukezono, An OS support for Tamper-resistant Software Execution Using Empty Interruptions, 20th International Conference on Information Systems Security, pp.xxxx-xxxx, December 2024. [Authors-accepted-version]
• Yui Koyanagi and Tomoaki Ukezono, Random Clock Gating for Side-Channel Protection, IEEE Asia Pacific Conference on Circuits and Systems, pp.xxxx-xxxx, November 2024. [Authors-accepted-version]
• Ryoma Katsube, Taiki Nagatomo, and Tomoaki Ukezono, Flattening Power Waveforms by Hamming Distance Converter for Side-Channel Attacks, IEEE Asia Pacific Conference on Circuits and Systems, pp.xxxx-xxxx, November 2024. [Authors-accepted-version]
• Taiki Nagatomo and Toshinori Sato, Impact of Approximate QRS Identification on RR Interval-Based Arrhythmia Detection and Classification, 17th International Congress on Image and Signal Processing, BioMedical Engineering and Informatics, pp.xxxx-xxxx, October 2024. [Authors-accepted-version]
• Taiki Nagatomo and Toshinori Sato, Cost-effective Alternatives for Squarer in Pan–Tompkins Algorithm, 6th International Electronics Communication Conference, pp.31-36, July 2024. [Authors-accepted-version]
• Hiroyuki Hama, Toshinori Sato, and Tomoaki Ukezono, Unveiling the Significance of Sign Calculation Impact on JPEG Applications, 39th International Technical Conference on Circuits/Systems, Computers, and Communications, 6 pages, July 2024. [Authors-accepted-version]
• Yui Koyanagi, Tomoaki Ukezono, and Toshinori Sato, A Light-Weight and Tamper-Resistant AES Implementation by FPGAs, IEEE International Symposium on Circuits and Systems, 5 pages, May 2024. [Authors-accepted-version]

技術報告

卒業論文

• 勝部諒真, 入力ハミング距離と消費電力の相関を利用した電力解析攻撃に耐性のある回路設計手法の研究
• 居石和樹, ワンタイムパスワードとYOLOによる顔認証を活用した車両盗難防止システム
• 長岡巧敏, 学習データの前処理による道路標識の認識率向上に関する研究
• 中西航大, ワンタイムパスワードとYOLOによる顔認証を活用した車両盗難防止システム
• 米倉周作, 値予測の状況と課題

査読付会議録

• Yui Koyanagi and Tomoaki Ukezono, Masking Regularity of Noise for Tamper-resistant Design on FPGAs, 25th Workshop on Synthesis And System Integration of Mixed Information Technologies, pp.46-49, March 2024.
• Yui Koyanagi and Tomoaki Ukezono, A Cost-aware Generation Method of Disposable Random Value Exploiting Parallel S-box Implementation for Tamper-resistant AES Design, 14th International Workshop on Advances in Networking and Computing, pp.318-322, November 2023. [Authors-accepted-version]
• Tomoaki Ukezono and Yui Koyanagi, Reusing Outputs from S-boxes for Tamper Resistant Design, 3rd International Conference on Electrical, Computer and Energy Technologies, 6 pages, Nobember 2023. [Authors-accepted-version]
• Tomoaki Ukezono and Yui Koyanagi, Effect of High Frequency Noise Using DCMs in FPGA on Power Analysis Attack, 22nd International Symposium on Communications and Information Technologies, pp.407-412, October 2023. [Authors-accepted-version]
• Yui Koyanagi and Tomoaki Ukezono, A Cost-sensitive and Simple Masking Design for Side-channels, IEEE Region 10 Technical Conference, pp.732-737, October 2023. [Authors-accepted-version]
• Taiki Nagatomo and Toshinori Sato, Improving Energy Efficiency in Medical Edge Devices for ECG Feature Detection via Approximate Computing, 5th IEEE Eurasia Conference on IoT, Communication and Engineering, pp.595-599, October 2023. [Authors-accepted-version]
• Hiroyuki Hama and Toshinori Sato, Towards At-The-Edge ECG Signal Processing With Accuracy-Tunable Approximate Adders, 12th IEEE Global Conference on Consumer Electronics, pp.902-906, October 2023. [Authors-accepted-version]
• Hiroyuki Hama, Tomoaki Ukezono, and Toshinori Sato, Leveraging Approximate Computing for IoT Image Transmission, 20th International SoC Design Conference, pp.75--76, October 2023. [Authors-accepted-version]
• Toshinori Sato, Hiroyuki Hama, and Tomoaki Ukezono, Comparative Evaluation between Carry Prediction and Sign Error Correction in Approximate Addition, 20th International SoC Design Conference, pp.77--78, October 2023. [Authors-accepted-version]
• Ryoma Katsube and Tomoaki Ukezono, Investigation for Impact of Environmental Noise on Power Analysis Attacks, 20th International SoC Design Conference, pp.57--58, October 2023. [Authors-accepted-version]
• Tomoaki Ukezono and Yui Koyanagi, Disturbing Bit-transition Using History-based Mechanism against Power Analysis Attacks, International Seminar on Application for Technology of Information and Communication, pp.334-339, September 2023. [Authors-accepted-version]
• Tomoaki Ukezono and Yui Koyanagi, A Countermeasure to Power Analysis Attack by Arbitrarily Injecting Multiple Types of Noise, IEEE Region 10 Symposium, 6 pages, September 2023.  [Authors-accepted-version] Best Paper Award Runner-Up
• Yui Koyanagi and Tomoaki Ukezono, Improving Tamper-Resistance Exploiting Clock Phase Shifter Embedded in FPGAs, 10th International Conference on Electrical Engineering, Computer Science and Informatics, pp.493-498, September 2023.  [Authors-accepted-version] Best Paper Award
• Toshinori Sato and Hiroyuki Hama, Evaluating Sign Error Correction for Approximate Adders Employing ECG Signal Processing, 10th International Conference on Electrical Engineering, Computer Science and Informatics, pp.43-48, September 2023. [Authors-accepted-version]
• Hiroyuki Hama, Tomoaki Ukezono, and Toshinori Sato, Negative Impact of Approximated Signed Addition on Power Reduction, 6th International Symposium on Devices, Circuits and Systems, 6 pages, May 2023. [Authors-accepted-version]

技術報告

• Yui Koyanagi, Lightweight Countermeasures to Power Analysis Attacks by Injecting Noise to Cryptographic Circuits, IEICE GlobalNet Workshop, March 2024.
• 勝部諒真, 請園智玲, 佐藤寿倫, 暗号チップへの電力解析攻撃における環境ノイズ影響調査, IEEE IM Society, Tokyo/Japan Sections Joint Chapter Student Meeting, 2023年11月.
• 長友泰樹, 請園智玲, 電力解析攻撃におけるS-Boxのハミング距離と消費電力の関係の調査, 第22回情報科学技術フォーラム, 2023年9月.
• 佐藤寿倫, 請園智玲, 近似計算回路の応用拡大に関する研究, 福岡大学 研究推進部 Research, Vol. 28, No. 2, pp.81-84, 2023年9月.

卒業論文

• 濵寛之, JPEG圧縮の低消費電力化を目指したDCTへの近似演算の適用
• 長友泰樹, 電力解析攻撃におけるS-Boxの入力ハミング距離と消費電力傾向の関係の調査
• 小柳結依, 軽量な対電力解析攻撃回路の研究
• 古賀遥斗, Pthread・OpenSSLを利用したRSA暗号の並列実装

査読付会議録

• Yui Koyanagi and Tomoaki Ukezono, An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES, 19th International SoC Design Conference, pp.85-86, October 2022. [Authors-accepted-version]
• Masaki Sano, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, An Accuracy-Controllable Approximate Adder for FPGAs, 4th International Symposium on Advanced Technologies and Applications in the Internet of Things, pp.60-66, August 2022. Best Paper
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, Reducing Power Consumption Using Approximate Encoding for CNN Accelerators at the Edge, 32nd ACM Great Lakes Symposium on VLSI, pp.229-235, June 2022. [Authors-accepted-version]

技術報告

• Tomoaki Ukezono, A Countermeasure to Power Analysis Attack in Flip Flops, WIP Poster Session, 28th Asia and South Pacific Design Automation Conference, January 2023. Poster Award
• 小柳結依, 請園智玲, FPGA組込みPLLを用いたサイドチャネル攻撃対策のためのノイズ生成手法の検討, IEEE CAS Japan Chapter Young CAS Researchers Workshop, poster, November 2022.
• 濵寛之, 請園智玲, 佐藤寿倫, DCTへの近似加算適用によるJPEG圧縮の低消費電力化の検討, 情報処理学会研究報告 SLDM, Vol. 2022-SLDM-199, No. 3. 4 pages, 2022年11月
• 小柳結依, 請園智玲, 乱数を用いた軽量な電力解析攻撃対策実装の検討, 情報処理学会研究報告 SLDM, Vol. 2022-SLDM-199, No. 3. 5 pages, 2022年11月.
• 長友泰樹, 請園智玲, ARX型暗号への近似加算適用による電力解析攻撃対策の検討, 情報処理学会研究報告 SLDM, Vol. 2022-SLDM-199, No. 3. 3 pages, 2022年11月.
• 中西恒夫, 秋山英久, 請園智玲, 田辺利文, 中村遼, 橋本浩二, 藤永拓矢, 古庄裕貴, 前田佐嘉志, 三角真, 久住憲嗣, 遠隔／対面BYODプログラミング演習環境FuPadを用いたプログラミング教育事例報告, 情報処理学会研究報告 IS, Vol. 2022-IS-160, No. 2, 8 pages, 2022年6月.

査読付会議録

• Masaki Sano, Kenta Shirane, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, and Tomoaki Ukezono, Design of a 32-bit Accuracy-Controllable Approximate Multiplier for FPGAs, 18th International SoC Design Conference, pp.55-56, October 2021.
• 佐野正樹, 白根健太, 西川広記, 孔祥博, 冨山宏之, ヨウドウキン, 請園智玲, FPGA向け32ビット可変精度近似乗算器の設計と解析, 第34回 回路とシステムワークショップ, pp.202-206, 2021年8月.
• Tomoaki Ukezono, Resistance for Side-Channel Attack by Virtual Dual-Rail Effect, 3rd International Conference on Electrical, Communication and Computer Engineering, 6 pages, June 2021. [Authors-accepted-version]
  

技術報告

• 中西恒夫, 秋山英久, 請園智玲, 田辺利文, 中村遼, 橋本浩二, 藤永拓矢, 古庄裕貴, 前田佐嘉志, 三角真, 杨同鑫, 久住憲嗣,  遠隔演習環境の開発と運用を通したプログラミング教育の改革, 第14回情報システム教育コンテスト, 2022年3月. 奨励賞
• 中西恒夫, 請園智玲, 田辺利文, 藤永拓矢, 楊同鑫, 遠隔／BYODによる学生実験のためのRISC-V エミュレータベースの演習環境の開発と運用, 電子情報通信学会技術研究報告 ET2021-52, Vol. 121, No. 406, pp. 7-12, 2022年3月.
• 請園 智玲, Wave-FFによるAESへの電力解析攻撃の対タンパ性評価, 電子情報通信学会技術研究報告 HWS2021-41, Vol. 121, No. 206, pp. 1-6, 2021年10月.

卒業論文

• 馬郡拓也, FPGAに実装したAES専用回路の電力解析攻撃対策の評価

論文誌/雑誌

• Toshinori Sato and Tomoaki Ukezono, Exploiting Configurable Approximations for Tolerating Aging-induced Timing Violations, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E103-A, No. 9, pp.1028-1036, September 2020. [Published-version] (Copyright © 2020 IEICE)

• IEICE Transactions Online

 

査読付会議録

• Toshinori Sato and Tomoaki Ukezono, A Dynamically Configurable Approximate Array Multiplier with Exact Mode, 5th International Conference on Computer and Communication Systems, pp.917-921, May 2020. [Authors-accepted-version] Best Presentation

技術報告

• 佐藤寿倫, 請園智玲, 低電力アプリケーション向け近似値計算に関する研究, 福岡大学 研究推進部 Research, Vol. 26, No. 1, pp.66-69, 2021年3月.
• 佐藤寿倫, 大橋正良, 省電力で高速な積和演算器に関する研究, 福岡大学研究部論集, F:推奨研究編, Vol. 8, pp. 16-21, 2020年12月.
• 馬郡拓也, 請園智玲, AESのFPGA実装におけるサイドチャネル対策回路の評価, 電子情報通信学会九州支部 第28回 学生会講演会, 2020年9月.

卒業論文

• 岩橋颯太, 深層学習を用いた画像トリミングソフトの開発
• 有馬月輝, 命令ポインタに基づいたハードウェアプリフェッチの評価
  

論文誌/雑誌

• Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, An Accuracy-Configurable Adder for Low-Power Applications, IEICE Transactions on Electronics, Vol. E103-C, No. 3, pp.68-76, March 2020. [Published-version] (Copyright © 2020 IEICE)

• IEICE Transactions Online

• Tomoaki Ukezono, Evaluations of CMA with Error Corrector in Image Processing Circuit, International Journal of Networking and Computing, Vol. 9, No. 2, pp.301-317, July 2019. [Open access]
• Toshinori Sato, Tongxin Yang, and Tomoaki Ukezono, Trading Accuracy for Power with a Configurable Approximate Adder, IEICE Transactions on Electronics, Vol. E102-C, No. 4, pp.260-268, April 2019. [Published-version] (Copyright © 2019 IEICE)

• IEICE Transactions Online

 

査読付会議録

• Toshinori Sato and Tomoaki Ukezono, Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance, 24th IEEE Pacific Rim International Symposium on Dependable Computing, pp.23-24, December 2019. [Authors-accepted-version]
• Toshinori Sato and Tomoaki Ukezono, Correcting Sign Calculation Errors in Configurable Approximations, 15th IEEE Asia Pacific Conference on Circuits and Systems, pp.190-193, November 2019. [Authors-accepted-version]
• Toshinori Sato and Tomoaki Ukezono, On Applications of Configurable Approximation to Irregular Voltage, 5th IEEE Nordic Circuits and Systems Conference, pp.1-6, October 2019. [Authors-accepted-version]
• Toshinori Sato and Tomoaki Ukezono, Tolerating Aging-Induced Timing Violations via Configurable Approximations, 8th IEEE Global Conference on Consumer Electronics, pp.1047-1050, October 2019. [Authors-accepted-version]
• Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, An Approximate Multiply-Accumulate Unit with Low Power and Reduced Area, IEEE Computer Society Annual Symposium on VLSI, pp.385-390, July 2019. [Authors-accepted-version]
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, Design of a Low-Power and Small-Area Approximate Multiplier Using First the Approximate and Then the Accurate Compression Method, 29th ACM Great Lakes Symposium on VLSI, pp.39-44, May 2019. [Authors-accepted-version]

技術報告

• Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, A Low-Power Small-Area MAC Unit for Accuracy-Scalable Approximate Computing, Fukuoka University Review of Technological Sciences, No. 103･104, pp. 1-8, March 2020.
• Tomoaki Ukezono and Toshinori Sato, Low Power and Accuracy Configurable Approximate Arithmetic Units, University Booth, Design, Automation & Test in Europe Conference & Exhibition, March 2020 (Canceled). [Accepted-abstract]
• 請園智玲,  動的電力制御によるサイドチャネル対策の検討, 電子情報通信学会技術研究報告 HWS2019-23, Vol. 119, No. 143, pp.145-149, 2019年7月.

博士論文

• Tongxin Yang, Research on Low Power CNN Implementation with Approximate Arithmetic for Edge Inference

• 近似計算器を用いたエッジ推測向けの低消費電力畳み込みニューラルネットワークの実装に関する研究, 研究会推薦 博士論文速報, 情報処理, Vol. 60, No. 9, pp.871, 2019年9月.

 

修士論文

• 石田隆太, 近似演算器の自動生成に関する研究
• 馬場裕之, 主記憶データ転送効率向上のための非可逆圧縮アルゴリズムの研究

卒業論文

• 福田結菜, 近似加算器を用いた画像鮮鋭化処理回路のカラー画像による評価
• 田代匠, 近似乗算器を用いた画像処理回路の検討

著書

• 佐藤寿倫, Tongxin Yang, 請園智玲, 近似計算の採用による画像処理の低消費電力化, センサフュージョン技術の開発と応用事例, 技術情報協会, 2019年1月.
• Hidetoshi Onodera, Yukiya Miura, Yasuo Sato, Seiji Kajihara, Toshinori Sato, Ken Yano, Yuji Kunitake, Koji Nii, Variations in Device Characteristics, VLSI Design and Test for Systems Dependability, Springer, July 2018.

論文誌/雑誌

• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, Design and Analysis of Approximate Multipliers with a Tree Compressor, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E102-A, No. 3, pp.532-543, March 2019. [Published-version] (Copyright © 2019 IEICE)

• IEICE Transactions Online

• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E101-A, No. 12, pp.2244-2253, December 2018. [Published-version] (Copyright © 2018 IEICE)

• IEICE Transactions Online

 

査読付会議録

• Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, A Low-Power Approximate Multiply-Add Unit, 2nd International Symposium on Devices, Circuits and Systems, March 2019. [Authors-accepted-version]
• Tomoaki Ukezono, An Error Corrector for Dynamically Accuracy-Configurable Approximate Adder, 6th International Workshop on Computer Systems and Architectures, November 2018. [Authors-accepted-version]
• Ryuta Ishida, Toshinori Sato, and Tomoaki Ukezono, Approximate Adder Generation for Image Processing Using Convolutional Neural Network, 15th International SoC Design Conference, pp.38-39, November 2018. [Authors-accepted-version]
• Toshinori Sato and Tomoaki Ukezono, Exploiting Configurability for Correct Sign Calculation in an Approximate Adder, 15th International SoC Design Conference, pp.86-87, November 2018. [Authors-accepted-version]
• Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono and Toshinori Sato, A Low-Power and Small-Area Multiplier for Accuracy-Scalable Approximate Computing, IEEE Computer Society Annual Symposium on VLSI, pp.569-574, July 2018. [Authors-accepted-version]
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, A Low-Power Yet High-Speed Configurable Adder for Approximate Computing, 51st IEEE International Symposium on Circuits and Systems, May 2018. [Authors-accepted-version]

技術報告

• 馬場裕之, 請園智玲, 佐藤寿倫, C-Packアルゴリズムを拡張した主記憶データの非可逆圧縮手法, 情報処理学会 第81回全国大会, 2019年3月.
• 請園智玲, 福田結菜, 佐藤寿倫, カラー画像を対象とした近似加算器を用いた画像先鋭化ハードウェアの評価, 情報処理学会 第81回全国大会, 2019年3月.
• 佐藤寿倫, 請園智玲, 手書き数字認識ニューラルネットワークにおける近似乗算器の評価, 情報処理学会 第81回全国大会, 2019年3月.
• 請園智玲, 荒木光一, 布線論理によるタスクスケジューリング時間の平準化技法, 福岡大学工学集報, 第101･102号, pp.59-70, 2019年3月.
• 佐藤寿倫, ヨウドウキン, 請園智玲, CMAを用いた画像先鋭化処理専用回路の低消費電力化改善, 福岡大学工学集報, 第101･102号, pp.43-49, 2019年3月.
• 馬場裕之, 寺﨑雅紀, 請園智玲, 佐藤寿倫, Redis向けYCSBベンチマーク実行時のFPCによる消費電力削減, 第17回情報科学技術フォーラム, 第1分冊, pp.161-162, 2018年9月.

卒業論文

• 上里崇文, 360度全天球カメラを用いたライブストリーミング映像のVR投影
• 末吉裕樹, 画像認識のためのカスケード型識別機を用いた物体検出の研究
• 田島加織, CMAを用いた画像先鋭化処理専用回路の低消費電力化
• 寺﨑雅紀, Redis向けYCSBベンチマークによるFPCの電力削減効果の検証
• 野口竜成, 全天球カメラを用いたVR映像中継システムへのAR投影
• 正林鷹典, オープンソースアーキテクチャor1k向けリアルタイムOSの開発
• 坂元隆太, ラズベリーパイを用いた人物追跡システムの開発
• 原　凌司, OoOプロセッサのサイクル精度シミュレータの実装と考察
• 井上晶仁, ガウシアンカーネルの近似化によるハードウエア単純化の研究

査読付会議録

• Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono, and Toshinori Sato, A Carry-Predicting Full Adder for Accuracy-Scalable Computing, 21st Workshop on Synthesis and System Integration of Mixed Information Technologies, pp.51-55, March 2018. [Authors-accepted-version]
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, A Low-Power Configurable Adder for Approximate Applications, 19th International Symposium on Quality Electronic Design, pp.347-352, March 2018. [Authors-accepted-version]
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier Design, 23rd Asia and South Pacific Design Automation Conference, pp.605-610, January 2018. [Authors-accepted-version]
• Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, Low-Power and High-Speed Approximate Multiplier Design with a Tree Compressor, 35th IEEE International Conference on Computer Design, pp.89-96, November 2017. [Authors-accepted-version]

技術報告

• 佐藤寿倫, 友景肇, 柳生数馬, 近閾値電圧回路を利用する省電力アーキテクチャに関する検討, 福岡大学研究部論集, F:推奨研究編, Vol. 5, pp. 30-33, 2018年3月.
• Tongxin Yang, Research on Accuracy-Configurable Architecture for Applications and Systems, Ph.D Forum at 21st Design, Automation and Test in Europe Conference and Exhibition, March 2018.
• Tongxin Yang, Research on Accuracy-Configurable Architecture for Applications and Systems, Student Research Forum at 23rd Asia and South Pacific Design Automation Conference, January 2018. [Poster]
• 田島加織, 井上晶仁, 馬場裕之, Tongxin Yang, 請園智玲, 佐藤寿倫, CMAを用いた画像先鋭化処理専用回路の低消費電力化, 電子情報通信学会技術研究報告 VLD2017-68, Vol. 117, No. 377, pp.37-42, 2018年1月.
• 馬場裕之, 請園智玲, 佐藤寿倫, KVSデータベースRedisからのデータアクセス局所性の解析, 電子情報通信学会技術研究報告 CPSY2017-46, Vol. 117, No. 278, pp.59-62, 2017年11月.
• 井上晶仁, 田島加織, 馬場裕之, Tongxin Yang, 請園智玲, 佐藤寿倫, 近似乗算器の内部構成に関する検討, 電子情報通信学会技術研究報告 VLD2017-29, Vol. 117, No. 273, pp.13-18, 2017年11月.
• 井上晶仁, 田島加織, Tongxin Yang, 請園智玲, 佐藤寿倫, ガウシアンカーネルの近似値化によるハードウェア単純化の検討, 第70回 電気・情報関係学会九州支部連合大会, pp. 213, 2017年9月.
• Tongxin Yang, 請園智玲, 佐藤寿倫, 動的な桁上げマスクを可能にする近似加算器の特性評価, 電子情報通信学会 基礎・境界ソサイエティ/NOLTAソサイエティ大会, pp.S4-S5, 2017年9月.

卒業論文

• 松井仁彦, 距離センサを用いたAR.Droneの自律制御 フレームワークの開発
• 大藤匡生, IoTデバイスのセンサーデータに対する圧縮率の調査と圧縮ハードウェア実現にむけた考察
• 石田隆太, キャッシュメモリのための電力シミュレータの開発
• 馬場裕之, Flashメモリ上のKey-Value Storeデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの研究
• 吉村光太, 複数の分岐履歴テーブルを扱う分岐予測についての考察
• 江崎靖宏, IoTデバイスを想定した不揮発性メモリのための電力シミュレータ設計
• 今田健太, 高性能なメモリスケジューラのハードウェア削減

技術報告

• 馬場裕之, 請園智玲, 佐藤寿倫, Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの評価, 情報処理学会 第79回全国大会, pp.I-59-60, 2017年3月.
• 石田隆太, 請園智玲, 佐藤寿倫, 下位レベルキャッシュメモリへのアクセスフィルタによるタグ参照電力の削減, 情報処理学会 第79回全国大会, pp.I-65-66, 2017年3月.
• 佐藤寿倫, コンピュータにとっての小さくて大きな脅威, 福岡大学 エクステンションセンター 年報, 第7号, pp.45-47, 2017年3月.
• 馬場裕之, 江崎靖宏, 請園智玲, 佐藤寿倫, Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの検討, 第18回 IEEE広島支部 学生シンポジウム, pp.141-145, 2016年11月.
• 佐藤寿倫, 太田真衣, 林田隆則, 統合的高信頼化LSI設計のためのアーキテクチャ研究, 福岡大学 研究推進部 Research, Vol. 21, No. 2, pp.45-46, 2016年6月.

卒業論文

• 吉村岳馬, Raspberry Piを用いた監視カメラの製作
• 坂井茉凛, マルチコア化によるプロセッサの充放電電力削減効果の確認

技術報告

• Ken Yano, Toshinori Sato, Typical Case Oriented Design Approach by Timing Error Prediction to Tolerate Process Variability, Fukuoka University Review of Technological Sciences, No. 95, pp. 7-16, September 2015.
• 荒木光一, 請園智玲, 布線論理によるμITRONタスクスケジューラ実装の実現可能性の検討, 電子情報通信学会技術研究報告 CPSY2015-20, Vol. 115, No. 174, pp. 53-58 , 2015年8月.

修士論文

• 岡本駿, 次世代不揮発性メモリを用いた省電力キャッシュに関する研究
  
• 箱田雄太, GPGPUプロクラムにおけるプログラミング容易化の検討
• 林田哲, 動作時のコア数と周波数がプログラムあたりの消費電力に与える影響の考察

卒業論文

• 高嶋紘平, 次世代メモリap-STT-MRAMを用いた記憶階層の考察
• 大迫健士郎, 命令セットアーキテクチャの違いによるプロセッサ性能への影響
• 松本哲明, Gshare分岐予測器の小規模化に関する考察
• 佐藤淳, FlashAirを用いた資料配布サーバの開発
• 鶴田和嗣朗, Raspberry Piを用いた監視カメラ開発
• 中川原啓介, GMC-4マイコンのアセンブラ開発
• 藤本奨平, モノのインターネット用途向けCPUの検討

論文誌/雑誌

• Toshinori Sato, Yoshimi Shibata, Optimizing Power Heterogeneous Functional Units for Dynamic and Static  Power Reduction, Electronics, Vol. 3, No. 4, pp. 661-674, December 2014.

技術報告

• 佐藤寿倫, 高橋伸弥, 携帯情報端末向け高性能プロセッサの消費電力削減, 福岡大学研究部論集, F:推奨研究編, Vol. 2, pp. 19-24, 2015年3月.
• 岡本駿, 佐藤寿倫, 次世代不揮発性メモリを用いた省電力キャッシュに関する研究, 2015年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, pp. 134, 2015年3月.
• 箱田雄太, 佐藤寿倫, GPGPUプロクラムにおけるプログラミング容易化の検討, 2015年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, pp. 136, 2015年3月.
• 林田哲, 佐藤寿倫, 動作時のコア数と周波数がプログラムあたりの消費電力に与える影響の考察, 2015年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, pp. 133, 2015年3月.
• 吉永亮太, 佐藤寿倫, 不揮発性メモリを用いる省電力キャッシュに関する研究, 第67回電気・情報関係学会九州支部連合大会, 13-2A-13, pp. 418, 2014年9月.

修士論文

• 小川貢, 相変化メモリを用いたSSDの性能改善に関する研究
  
• 吉永亮太, 不揮発性メモリを用いる省電力キャッシュに関する研究

卒業論文

• 安部夢大, リクエストの数と重要度に着目したメモリスケジューリングによる性能改善
• 吉田康洋, 高性能プロセッサ向け省電力化メモリスケジューラの検討
• 薬師寺孝文, Bimode分岐予測器の状態数とエントリ数のトレードオフに関する考察
• 金井田昭洋, オープンソースCPU LEON3を実装するFPGAボードでのLinux環境の構築
• 辛嶋敬介, gshare分岐予測器の状態数とエントリ数のトレードオフに関する再考
• 松島景亮, 不揮発性メモリを用いるキャッシュの消費電力に関する考察
• 穴井優希, Apple A6プロセッサの性能向上理由の洞察
• 枝元正寛, 2命令インオーダ発行仕様のスーパースカラプロセッサの設計

著書

• 中條拓伯, 天野英晴, 鈴木貢（訳,  監修）, 吉瀬謙二, 佐藤寿倫（訳）, コンピュータアーキテクチャ 定量的アプローチ 第5版, 翔泳社, 2014年3月.
  

論文誌/雑誌

• 佐藤寿倫, 矢野憲, 安浦寛人, カナリアFF, 日本信頼性学会誌「信頼性」, Vol. 35, No. 8, pp.452, 2013年12月.
  

技術報告

• 枝元正寛, 林田隆則, 佐藤寿倫, 2命令インオーダ発行仕様のスーパースカラプロセッサの設計, 情報処理学会研究報告 ARC, Vol. 2014-ARC-208, No. 2, 1 page, 2014年1月.
• 橋本浩二, モシニャガワシリー, 森元逞, 佐藤寿倫, 馬場明也, 画像認識型ライントレーサのHW/SW同時開発を題材とするPBLの実践・評価, 組込みシステム シンポジウム, 2013年10月.
• 吉田康洋, 林田隆則,佐藤寿倫, 高性能・省電力プロセッサ向けメモリスケジューリング手法の調査，2013年度電子情報通信学会九州支部学生講演会, D-6, 1 page, 2013年9月.

卒業論文

• 村上隆俊, 巡回セールスマン問題を題材としたOpenCLによる並列化
• 林田哲, Android用ドライブレコーダーアプリケーションの開発
• 高山尚人, バックグラウンドで監視するAndroid用セキュリティソフトの開発
• 手島尚人, x86プロセッサのシミュレーション精度調査
• 坂本遼, 次世代メモリによる記憶階層刷新を想定したキャッシュ構成に関する研究
• 岡本駿, Android端末を利用した予約システムの開発
• 箱田雄太, Kinectを使ったマウスに代わるユーザインターフェースの開発
• 小松哲也, Google Maps APIとぐるなびWebサービスを用いたAndroid用店舗検索アプリケーションの開発

論文誌/雑誌

• Yuji Kunitake, Toshinori Sato, Hiroto Yasuura, and Takanori Hayashida, A Selective Replacement Method for Timing-Error-Predicting Flip-Flops, Journal of Circuits, Systems and Computers, Vol. 21, No.6, 14 pages, November 2012.

査読付会議録

• Ken Yano, Takanori Hayashida, and Toshinori Sato, Improving Timing Error Tolerance without Impact on Chip Area and Power Consumption, 15th International Symposium on Quality Electronic Design, pp.389-394, March 2013.
• Ken Yano, Takanori Hayashida, and Toshinori Sato, Analysis of SER Improvement by Radiation Hardened Latches, 18th IEEE Pacific Rim International Symposium on Dependable Computing, pp.89-95, November 2012.
• Yuji Kunitake, Toshinori Sato, Hiroto Yasuura, and Takanori Hayashida, Guidelines for Mitigating NBTI Degradation in On-chip Memories, 12th International Symposium on Communications and Information Technologies, pp.827-832, October 2012.
• 矢野憲, 林田隆則, 佐藤寿倫, モンテカルロシミュレーションによる ソフトエラー耐性ラッチ、SRAMの信頼性評価, 第25回 回路とシステムワークショップ, pp.438-443, 2012年7月.
• Yoshimi Shibata, Takanori Hayashida, Toshinori Sato, and Shinya Takahashi, Simultaneous Dynamic and Static Power Reduction Utilizing Power Heterogeneous Functional Units, 27th International Technical Conference on Circuits/Systems, Computers and Communications, 4 pages, July 2012.
• Toshinori Sato, Takanori Hayashida, and Ken Yano, Dynamically Reducing Overestimated Design Margin of MultiCores, 10th International Conference on High Performance Computing & Simulation, pp.403-409, July 2012.

技術報告

• Ken Yano, Mitsugu Ogawa, Ryota Yoshinaga, Takahito Yoshiki, Takanori Hayashida, and Toshinori Sato, Analysis of Better-Than-Worst-Case System Design Methodology by Using Canary Flip-Flops, University Booth, Design, Automation & Test in Europe Conference & Exhibition, 1 page, March 2013.
• 村上隆俊, 林田隆則, 佐藤寿倫, 巡回セールスマン問題を題材としたOpenCLによる並列化, 情報処理学会九州支部 火の国情報シンポジウム，5 pages, 2013年３月.
• Ken Yano, Takanori Hayashida, and Toshinori Sato, Analysis of SER Improvement by Soft Error Tolerant Latches, IPSJ SIG Technical Report ARC, Vol. 2012-ARC-201, No. 21, 6 pages, August 2012.
• 矢野憲, 林田隆則, 佐藤寿倫, モンテカルロシミュレーションによるソフトエラー率の数量的評価手法, 電子情報通信学会技術研究報告 VLD2012-21, Vol. 112, No. 114, pp.61-66, 2012年7月.
• 林田隆則, 安浦寛人, 佐藤寿倫, 小川貢, 吉永亮太, 矢野憲, 性能や電力とのトレードオフを考慮できる信頼性指標, 先進的計算基盤システムシンポジウム, pp.20-21, 2012年5月.

修士論文

• 吉木崇人, タイミングエラー予報フリップフロップを利用したLSI設計におけるチップ面積オーバヘッドの見積もり

卒業論文

• 奥翔太郎, Androidアプリケーションの開発～出席管理アプリケーション～
• 吉永亮太, Android上で動作する疑似個人情報生成アプリケーションの開発
• 宇榮原佑, Android用暗号化アプリケーションの検討
• 小川貢, iOS-Androidによる異種OS間でのBluetooth通信
• 井手佑輔, 4bitプロセッサTD4の内部仕様設計およびFPGA上への実装
• 高辻賢典, FPGAを用いた教育用4bitマイコン開発
• 岩永鷹志, 仮想PC環境での性能に関する調査
• 柴田善水, スーパスカラ型CPUコアの低消費電力化手法の提案
• 田端隼人, 分岐予測器の状態数とエントリ数のトレードオフに関する考察
• 小川哲平, GPUを用いた巡回セールスマン問題の並列化解法

論文誌/雑誌

• Yuji Kunitake, Toshinori Sato, and Hiroto Yasuura, Short Term Cell-flipping Technique for Mitigating SNM Degradation Due to NBTI, IEICE Transactions on Electronics, Vol.E94-C, No.4, pp.520-529, April 2011.

査読付会議録

• Ken Yano, Takahito Yoshiki, Takanori Hayashida, and Toshinori Sato, An Automated Design Approach of Dependable VLSI Using Improved Canary FF, 7th International Workshop on Unique Chips and Systems, pp.34-39, February 2012.
• Toshinori Sato, Hideki Mori, Rikiya Yano and Takanori Hayashida, Importance of Single-Core Performance in the Multicore Era, 35th Australasian Computer Science Conference, CRPIT, Vol. 112, pp. 107-113, January 2012.
• Yuji Kunitake, Toshinori Sato, Hiroto Yasuura, and Takanori Hayashida, Possibilities to Miss Predicting Timing Errors in Canary Flip-flops, 54th IEEE International Midwest Symposium on Circuits and Systems, 4 pages, August 2011.
• Yuji Kunitake, Toshinori Sato, Hiroto Yasuura, and Takanori Hayashida, A Selective Replacement Method for Timing-Error-Predicting Flip-Flops, 54th IEEE International Midwest Symposium on Circuits and Systems, 4 pages, August 2011.
• Toshinori Sato, Takahito Yoshiki, and Takanori Hayashida, Multicore Power Management Utilizing Error-Predicting Flip-flop, 4th International Workshop on Multi-Core Computing Systems, pp.606-611, June 2011.

技術報告

• 林田隆則, 安浦寛人, 矢野憲, 佐藤寿倫, LSIの信頼性評価指標の提案, 情報処理学会研究報告 ARC, Vol. 2012-ARC-199, No. 6, 3 pages, 2012年3月.
• 矢野憲, 吉木崇人, 林田隆則, 佐藤寿倫, 冗長化FF置き換え方式による高信頼性VLSI設計の自動化, 電子情報通信学会技術研究報告 VLD2011-133, Vol. 111, No. 450, pp.79-84, 2012年3月.
• 吉木崇人, 矢野憲, 林田隆則, 佐藤寿倫, タイミングエラー予報フリップフロップを利用したLSI設計におけるチップ面積オーバヘッドの見積もり, 情報処理学会九州支部 火の国情報シンポジウム，5 pages, 2012年3月.
• 田端隼人, 林田隆則, 佐藤寿倫, 高橋伸弥, 分岐予測器の状態数とエントリ数のトレードオフに関する考察, 2012年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, ISS-SP-042, pp.197, 2012年3月.
• 柴田善水, 林田隆則, 佐藤寿倫, 高橋伸弥, スーパスカラ型CPUコアの低消費電力化手法の提案, 2012年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, ISS-SP-043, pp.198, 2012年3月.
• 小川哲平, 林田隆則, 佐藤寿倫, GPUを用いた巡回セールスマン問題の並列化解法, 2012年電子情報通信学会総合大会ISS特別企画「学生ポスターセッション」, ISS-SP-044, pp.199, 2012年3月.
• 矢野憲, 吉木崇人, 林田隆則, 佐藤寿倫, 改良カナリアFFを利用した高信頼性VLSI設計手法の提案, 情報処理学会研究報告 ARC, Vol. 2012-ARC-198, No. 13, 6 pages, 2012年1月.

卒業論文

• 小林哲也, プロセッサのマルチコア化により性能を改善するための要件検討に関する研究
• 池浦慎治, スマートフォン向け組込みアプリケーションの開発に関する研究
• 森英貴, ターボ・ブースト・テクノロジ利用によるシングルコア・プロセッサの性能改善に関する研究
• 矢野力也, ターボ・ブースト・テクノロジ利用によるシングルコア・プロセッサの動作周波数向上に関する研究

著書

• 馬場敬信, 天野英晴, 合田憲人, 佐藤寿倫, 6群5編 コンピュータアーキテクチャ(II)先進的, 電子情報通信学会知識ベース, 2010年5月.
• 佐藤寿倫, 安藤秀樹, 吉瀬謙二, 6群5編1章 命令レベル並列コンピュータ, 電子情報通信学会知識ベース, 2010年5月.
• 佐藤寿倫, 小林良太郎, 中條拓伯, 大津金光, 6群5編2章 スレッドレベル並列コンピュータ, 電子情報通信学会知識ベース, 2010年5月.
• 佐藤寿倫, 平澤将一, 林宏雄, 6群5編4章 ベクトルコンピュータ, 電子情報通信学会知識ベース, 2010年5月.

査読付会議録

• Toshinori Sato, Hideki Mori, Rikiya Yano, and Takanori Hayashida, Hitting Pollack's Law for Improving MPSoC Programmability and Efficiency, 3rd Workshop on Designing for Embedded Parallel Computing Platforms: Architectures, Design Tools, and Applications, 2 pages, March 2011.
• Yoshimi Otsuka, Toshinori Sato, Takahito Yoshiki, and Takanori Hayashida, MultiCore Energy Reduction Utilizing Canary FF, 10th International Symposium on Communications and Information Technologies, pp.922-927, October 2010.
• 國武勇次, 佐藤寿倫, 安浦寛人, ストレス確率を考慮したSRAMの値反転によるNBTI劣化抑制手法, DAシンポジウム, pp.129-134, 2010年9月. 
• Yuji Kunitake, Toshinori Sato, and Hiroto Yasuura, A Case Study of Short Term Cell-Flipping Technique for Mitigating NBTI Degradation on Cache, 2nd Asia Symposium on Quality Electronic Design, pp.301-307, August 2010.

技術報告

• 吉木崇人, 佐藤寿倫, 林田隆則, タイミングエラー予報FFを利用するマルチコアプロセッサのパワーマネージメント, 情報処理学会九州支部 火の国情報シンポジウム, 6 pages, 2011 年3 月.
• 小林哲也, 佐藤寿倫, 林田隆則, チップ面積制約下におけるマルチコア化による性能改善要件の調査, 情報処理学会九州支部 火の国情報シンポジウム, 5 pages, 2011 年3 月.
• 矢野力也，森英貴, 佐藤寿倫, 林田隆則, 構成可変コアによるシングルコア・プロセッサの性能改善検討, 情報処理学会九州支部 火の国情報シンポジウム, 6 pages, 2011 年3 月.
• Yuji Kunitake, Toshinori Sato, and Hiroto Yasuura, A Replacement Strategy for Canary Flip-Flops, 16th IEEE Pacific Rim International Symposium on Dependable Computing, pp.227-228, December 2010.

卒業論文

• 佐藤宗治, カナリア・フリップフロップ置き換え時の増加面積の予測
• 山下浩平, チップ面積制約のあるプロセッサの性能をマルチコア化により改善するための要件検討に関する研究
• 吉田健彦, カナリア・フリップフロップの面積増加問題に関する考察
• 養父勝, Cell/B.E.上での並列プログラム開発の効率改善に関する検討
• 大塚嘉, タイミングエラー予報FFを利用したプロセッサの電力削減方式の評価
• 渡邊敏也, 最新マイクロプロセッサ上での仮想マシン性能比較
• 井上康弘, SSDの問題とその対策に関する考察
• 川内康義, パーセプトロン分岐予測器のハードウエア規模と予測精度の関係調査
• 山本鉄平, CUDAプログラミングの難点に関する調査
• 吉木崇人, CUDAを用いた並列コンピューティングに関する調査

論文誌/雑誌

• Yuji Kunitake, Kazuhiro Mima, Toshinori Sato, and Hiroto Yasuura, Enhancements of a Circuit-Level Timing Speculation Technique and Their Evaluations Using a Co-simulation Environment, IEICE Transactions on Electronics, Vol. E92-C, No. 4, pp.483-491, April 2009.

査読付会議録

• Yuji Kunitake, Toshinori Sato, and Hiroto Yasuura, Signal Probability Control for Relieving NBTI in SRAM Cells, 11th International Symposium on Quality Electronic Design, pp.660-666, March 2010.

技術報告

• Kenji Yoshimura, Naoyuki Tsuruta, and Toshinori Sato, Use of Computer Science Unplugged in a Renewal Course for a Teacher's License, Interaktiivinen Tekniikka Koulutuksessa: ITK-FUKUOKA, 2 pages, November 2009.
• 吉村賢治, 鶴田直之, 佐藤寿倫, Computer Science Unpluggedの教員免許更新講習での活用事例, 情報処理学会研究報告 CE, Vol. 2009-CE-101, No. 5, 5 pages, 2009年10月.
• 佐藤寿倫, マイクロプロセッサをとりかこむ壁のお話, 応用物理学会九州支部 第13回リフレッシュ理科教室, pp.17-19, 2009年8月.

論文誌/雑誌

• Toshinori Sato, A Simple Mechanism for Collapsing Instructions under Timing Speculation, IEICE Transactions on Electronics, Vol. E91-C, No. 9, pp.1394-1401, September 2008.
• 渡辺慎吾, 橋本昌宜, 佐藤寿倫, タイミング歩留まり改善を目的とする演算カスケーディング, 情報処理学会論文誌 コンピューティングシステム（ACS）, Vol. 1, No. 2, pp.12-21, 2008年8月.
• 佐藤寿倫, 国武勇次, ばらつき耐性を持つカナリアFFを利用したデザインマージン削減による省電力化, 情報処理学会論文誌, Vol. 49, No. 6, pp.2029-2042, 2008年6月.
• 佐藤寿倫, 舟木敏正, マルチコアプロセッサのための電力・性能間トレードオフを考慮したディペンダビリティ選択法, 情報処理学会論文誌, Vol. 49, No. 6, pp.2005-2015, 2008年6月.
• Shingo Watanabe, Akihiro Chiyonobu, and Toshinori Sato, A Low-Power Instruction Issue Queue for Microprocessors, IEICE Transactions on Electronics, Vol. E91-C, No. 4, pp.400-409, April 2008.

査読付会議録

• Toshinori Sato and Shingo Watanabe, Uncriticality-directed Scheduling for Tackling Variation and Power Challenges, 10th International Symposium on Quality Electronic Design, pp.820-825, March 2009.
• Shingo Watanabe, Masanori Hashimoto, and Toshinori Sato, A Case for Exploiting Complex Arithmetic Circuits towards Performance Yield Enhancement, 10th International Symposium on Quality Electronic Design, pp.401-407, March 2009.
• Yuji Kunitake, Toshinori Sato, and Hiroto Yasuura, Mitigating Performance Loss in Aggressive DVS Using Dual-Sensing Flip-Flops, 16th IFIP/IEEE International Conference on Very Large Scale Integration, pp.543-546, October 2008.
• Toshimasa Funaki and Toshinori Sato, Formulating MITF for a Multicore Processor with SEU Tolerance, 11th Euromicro Conference on Digital System Design, Vol.1, pp.234-241, September 2008.
• Tohru Ishihara Seiichiro Yamaguchi, Yuriko Ishitobi, Tadayuki Matsumura and Yuji Kunitake, Yuichiro Oyama, Yusuke Kaneda, Masanori Muroyama, and Toshinori Sato, AMPLE: An Adaptive Multi-Performance Processor for Low-Energy Embedded Applications, IEEE Symposium on Application Specific Processors, pp.83-88, June 2008.
• Shingo Watanabe, Masanori Hashimoto, and Toshinori Sato, Cascading Dependent Operations for Mitigating Timing Variability, Workshop on Quality-Aware Design, 8 pages, June 2008.
• 渡辺慎吾, 橋本昌宜, 佐藤寿倫, タイミング歩留まり改善を目的とする演算器カスケーディング, 先進的計算基盤システムシンポジウム, pp.115-122, 2008年6月.
• Shingo Watanabe and Toshinori Sato, Uncriticality-directed Low-power Instruction Scheduling, IEEE Computer Society Annual Symposium on VLSI, pp.69-74, April. 2008.

技術報告

• 松永裕介, 安浦寛人, 馬場謙介, 吉村正義, 佐藤寿倫, 杉原真, ディペンダブルVLSI設計技術への挑戦, 電子情報通信学会2009年総合大会, 2 pages, 2009年3月.
• 国武勇次, 佐藤寿倫, 山口誠一朗, 安浦寛人, タイミングエラーの予報を目的とするカナリアFFの挿入位置限定, 電子情報通信学会技術研究報告 VLD2008-60-90, Vol. 108, No. 298, pp.85-89, 2008年11月.
• 佐藤寿倫, 安心・安全な社会基盤のためのLSI, 福岡大学研究推進部 Research, Vol. 13, No. 3, pp.3-4, 2008年9月.
• 国武勇次, 佐藤寿倫, 安浦寛人, カナリア方式におけるタイミングエラー見逃しに関する調査, 先進的計算基盤システムシンポジウム, pp.48-49, 2008年6月.
• 国武勇次, 佐藤寿倫, 安浦寛人, 入力依存の遅延ばらつきを利用するDVSシステムにおける性能およびエリアオーバーヘッドの改善検討, 情報処理学会研究報告 2008-ARC-178, pp.93-98, 2008年5月.

2007年度以前はこちらをご参照ください